Conference
- TOP >
- Conference >
- 3D積層半導体向け接合プロセスにおける接合歪みのシミュレーション
概要
半導体の技術向上において特に3D積層IC技術が重要になってきており接合技術がキーである。本講演では、デバイス構造が接合後の歪みに及ぼす影響を調査した。接合後の歪みはCu-Cuパッドの位置ずれを引き起こし導通不良につながる。これを理解するために、COMSOLを使ってウェハのたわみと、ウェハ間の空気の流動によって生じる空気抵抗を組み込んだシミュレーションモデルを構築した。Cu-Cuパッドの密度分布が接合進展の振る舞いに影響し、接合後の歪みに影響を与えることが分かった。
発表者
平野 嵩明
ソニーセミコンダクタソリューションズ株式会社 第2研究部門 2部 5課 シニアモデリングマネージャ
共同著者
山田 太一（ソニーセミコンダクタソリューションズ株式会社 第２研究部門2部5課）
小林 正治（ソニーセミコンダクタソリューションズ株式会社 第２研究部門2部5課 統括課長）
萩本 賢哉（ソニーセミコンダクタソリューションズ株式会社 第２研究部門2部 統括部長）
岩元 勇人（ソニーセミコンダクタソリューションズ株式会社 第２研究部門 部門長）
キーワード
半導体、接合工程、薄膜流体、固体力学、接触、過渡解析
資料公開
不可